L’Apple A14 est très dense, mais moins que prévu – iGeneration

L’Apple A14 est le premier système sur puce gravé à 5 nm, une prouesse method qui permet d’optimiser les performances et la consommation, tout en réduisant la taille des composants. Cette nouvelle puce est ainsi nettement plus petite que l’ancienne génération : 88 mm² de floor, contre 94,5 pour l’Apple A13. Et malgré cette réduction en taille, elle intègre nettement plus de transistors : 11,Eight milliards dans l’A14, contre 8,5 « seulement » pour l’A13.

Malgré ces prouesses, le website spécialisé SemiAnalysis souligne qu’Apple et TSMC sont notablement loin de la densité théorique. Avec une gravure à 5 nm, on devrait pouvoir caser 171,three hundreds of thousands de transistors (MTs) par mm², mais le SoC d’Apple n’en intègre concrètement « que » 134. Cela reste bien mieux que pour les anciennes générations de puces, gravées à 7 nm et qui tournaient autour de 90 MTs/mm².

Tableau SemiAnalysis.

Toutefois, Apple nous avait habitué à avoir une densité de composants réelle très proche de la densité théorique. L’an dernier, la firme avait même atteint un sommet avec un ratio supérieur à 98 % : la densité réelle de l’Apple A13 était ainsi de 89,87 MTs/mm², à comparer à la valeur théorique de 91,2. L’Apple A14 semble décevant en comparaison, avec un ratio de 78 % seulement entre les deux valeurs.

Cela dit, ce n’est pas un échec pour Apple ou TSMC d’après ce website, qui juge que l’écart est lié à la NAND, la mémoire utilisée notamment pour le cache processeur. Ce composant n’est pas géré directement par les entreprises et sa taille n’a pas diminué cette année. Même si l’Apple A14 est une puce gravée à 5 nm, cela ne veut pas dire que tous ses composants sont identiques et la NAND n’a pas pu être réduite autant que les autres éléments. Sachant qu’on estime qu’elle pèse pour environ 30 % des transistors, c’est elle qui contribue à réduire la densité réelle du SoC selon SemiAnalysis.

Sur cette picture de l’Apple A14, le CPU et le GPU ont été identifiés par ICmasters. Comme on peut le constater, ces deux composants sont loin d’occuper tout l’espace disponible. Il y a beaucoup d’éléments dans un SoC, dont le moteur neuronal qui occupe toujours plus de place chaque année, des puces spécialisées dans les traitements d’picture et aussi de la mémoire.

Ce décalage entre la NAND et les autres transistors ne devrait pas disparaître de sitôt selon le website. TSMC comme Samsung travaillent sur de nouvelles options pour réduire la taille de la mémoire, notamment en l’empilant en 3D. Le souci, c’est que cette method coûte encore trop cher pour la généraliser. C’est un problème, sachant que les réductions de coût de manufacturing que l’on a observées pendant des années dans le monde du cell ont commencé à freiner de manière très nette.

D’ailleurs, le coût par transistor n’a pas diminué en passant à une gravure de 5 nm, alors que c’était le cas sur les transitions précédentes. Puisque l’Apple A14 intègre bien plus de transistors que son prédécesseur, cela veut dire que ce système sur puce coûte plus cher à produire pour Apple.

Leave a Reply

Your email address will not be published. Required fields are marked *